今回は、前回お知らせしたテスト内容の詳細についての1回目、DCパラメトリックテスト（以下DCテストとします）という分類のテストについて、詳細を書きます。
DCテスト、このテストで測定される項目は、LSIの電気的特性の基本となるもので、外の部品とのインタフェースが取れるかどうかにかかわるものです。
今回はDCテストとして以下のテストについて詳細を書きます。
- オープン/ショートテスト
- 出力電圧（VOH/VOL）テスト
- 入力/双方向/トライステートリークテスト
- プルアップ/プルダウン電流テスト
それでは以下、話を進めていきます。
オープン/ショートテスト
 |
| 図1.入力バッファ概念図 |
このテストは、電源電圧0Vでテストするため、他の回路は動作せず、外乱要因もなく、製品が異なっても特性的な変動がほとんどありません。したがって、私が担当していたASIC系の製品では全製品共通のテストメソッドを使用していて、私自身デバッグもしたことがありませんでした。したがって、今回この記事を書くにあたって、テストの理屈を再勉強しました（苦笑）
お読みくださっている皆さん、ダイオードという素子がどのような正確のものかご存じでしょうか？両端に電圧をかけたときに、電圧が順方向の場合（順方向バイアスの状態）は電流が流れて、逆方向の場合（逆方向バイアスの状態）は流れない、ということを学校で習ったと思います。
しかし、順方向に電圧をかけた場合も、電流が大きく流れるのは電圧がシリコンダイオードで0.6V以上、それより小さな電圧では非常に小さな電流しか流れません。（この辺に説明がありますよ。）
この微少電流しか流れない領域を使ってテストをします。
VDD、GNDともに0Vを印加し、
- PADから微少電流（たとえば100マイクロA）を流し込み、その時のPADの端子電圧を測定（VDD側のダイオード）
- PADから微少電流を引き抜き、その時のPADの端子電圧を測定（GND側のダイオード）
これらの試験を行って、測定値がある範囲に入っていないと、PADがどこか変な場所と導通（ショート）していて電圧が出ないか、テスターとPADが導通していない（オープン）ので電圧が高くなっている、ということになります。
テストの理屈を勉強したサイトにあるテスト方法、中に記載されたテスト条件とスペックは一例でしょうし、実際のインプリメントは各社各様と思います。私がやっていた頃は電圧測定に関してはテストベクタの期待値比較でやっていました。おそらく、勉強したサイトに書いてあるテスト条件、スペックで考えるとすると、
- Hレベルの出力電流100マイクロA、VOH=0.2VでH期待、Lレベルの出力電流100マイクロA、VOL=1.5VでL期待
- Hレベルの出力電流-100マイクロA、VOL=-0.2VでL期待、Lレベルの出力電流-100マイクロA、VOH=-1.5VでH期待
なお、テストしている保護ダイオード、電源に向かって逆方向バイアスの状態で入っているので、通常は回路に対して何もしません。
しかし、PADにVDDよりも高い電圧が加わった場合にはPMOS側のダイオードが順方向バイアスとなってVDDに向かって電流が流れ、PADにGNDよりも低い電圧が加わった場合にはNMOS側のダイオードが順方向バイアスとなってPADに向かって電流が流れ、入力のゲートを保護する仕組みです。
出力電圧（VOH/VOL）テスト
出荷選別時には、VOHはVdd Min条件（動作保証下限電圧ｰ5%程度）、VOLはVdd Max条件（動作保証上限電圧＋5%程度）で測定、特性評価時には、電源電圧依存性と温度依存性がわかるように、Vdd Min条件からVdd Max条件までの電圧範囲で数点、3温度条件（低温、常温、高温）で測定します。
CMOS LSIの出力電圧は、出力ピンに負荷がかかっていないとHレベルはほぼVDDレベル、LレベルはほぼGNDレベルです。出力のドライバMOSはオンしているときには単純に抵抗として考えることができますが、これに電流が流れなければ、オームの法則から電圧降下が起こらないからです。
V＝IR、I=0の場合、V=0となりますね。しかし、LSIの出力電圧スペックには出力負荷電流の規定がされていて、出力負荷電流をいくつ流したときの出力電圧がいくつ、という規定になっているので、決まった電流を流して電圧上昇/降下を起こした状態で電圧を測定するのです。
私がいた会社のASIC部門では、この出力負荷電流を流して電圧を測定する、という方法でテストしていました。具体的には、
- 出力ピンの状態をHレベル状態にするよう、テストベクタを走らせてHレベル状態でベクタ停止
- ピンに出力負荷電流を流す
- デバイスの状態が安定するまで数ミリ秒待つ
- ピンの電圧を測定
- Lレベルの測定も同様
 |
| 図2．出力バッファ等価回路とVOL測定 |
このテスト方法は、Hレベル、Lレベルそれぞれが測定するために使うテストベクタのどこにあるかがわかれば、ほぼ間違いなく測定できて、測定値も安定しているので、とてもやりやすいテストです。図2にLレベル測定の等価回路を示します。Hレベル測定は定電流をLSI端子から引き抜く方向で流して、端子電圧を測定します。
ただ、テストベクタを止めて安定時間を取りつつDC測定（電圧計をテスター内で接続）して測定するので、測定時間が長くかかります。これを100本や200本あるLSI端子に適用するので、ピン1本ずつの測定ではテスト時間が長くかかります。そこで、複数の電圧計を使って複数ピンを並列にテストします。
昔使っていたアドバンテスト社のT3340シリーズでは、高精度測定可能/低速、同時測定ピン数1というDC測定ユニットと、低精度測定/高速、複数ピン同時測定可能というDC測定ユニットが搭載されていたので、時間がかかってもよい特性評価時には高精度測定可能なDC測定ユニットを、出荷選別時には低精度測定のDC測定ユニットを使うようにプログラムが書かれていたと思います。
しかし同時測定をするにしても電源容量の観点から限度があります。たとえば、8mAのバッファを20本同時に測定すると、出力負荷電流の合計が160mAととても大きな電流となり、この大きな電流がテスターのデバイス供給用電源からデバイスに流れ込むことになります。その結果デバイスの電源が不安定になるので、あまり沢山のピンを同時に測定することはできません。
テストの安定性を考えて、同時測定ピン数は多くても8mAバッファで5本ぐらいに抑えていたように思います。
更にその後、生産能力の向上、原価低減の意味からのテストタイム短縮の流れを受けて、ファンクションテストによる測定へと動きが変わっていきました。その頃はすでにテストの実務にタッチしていなかったので、テスト条件をどのように設定して、ファンクションテストによる測定への切り替えをしたのかわかりません。
考えられるのは、代表ピンをDC測定した後に残りのピンを負荷を軽くしてテスト周期を伸ばしてファンクションテスト、という方法でしょうか。出力負荷電流をスペック値に設定してファンクションテストを実施するのは電源/GNDノイズの観点から無理だと思いますので。
製品によってはLSIの機能として出力バッファの駆動能力を切り替えることの出来るものもあります。この駆動能力の切り替え機能は、ファンクションテストではテストできず、駆動能力を切り替えながら出力負荷電流を切り替えてDCテストをする必要があります。
テストタイムの観点から見ると、あまりやりたくないテストです。
入力/双方向/トライステートリークテスト
出荷選別時にはVdd Max条件でピンにVdd、GNDレベルそれぞれの印加で電流測定、特性評価時には電源電圧依存性と温度依存性を見るためにVdd min条件からVdd max条件までの範囲で数点、これを3温度条件で測定します。
CMOS回路では、入力の先には酸化金属皮膜の絶縁体があるので、構造的に電流は流れません。トライステートピンも、ハイインピーダンス状態の場合は、ドライバMOSがカットオフしているので、電流は流れません。
流れないことを確認するために電流の測定を行います。ここで電流が流れれば、それはピンの先で破壊が起こっていることを意味します。
プルアップ/プルダウン電流テスト
 |
| 図3．プルアップ電流測定の概念図 |
双方向ピンの場合は、出力がトライステート状態である必要があるので、その状態になるように状態設定用テストベクタでデバイスの状態設定を行った後、測定します。図3はプルアップ抵抗付き入力専用ピンのプルアップ電流測定の概念図ですが、プルダウン電流もピンにVddレベルを印加して同様に測定します。双方向ピンも概念的には同様の測定となります。
このテストも、DC的に電流を測るテストなので、状態設定用テストベクタが上手く通りさえすればテストでのトラブルはほとんどありません。
というわけで、オープン/ショートテスト、出力レベルテスト、入力/双方向/トライステートリーク、プルアップ/プルダウン電流測定についてご紹介しました。
次回も引き続きテストの話をお伝えする予定です。
ありがとうございます。
返信削除テストの理屈を勉強したサイトがリンク切れで残念です。
返信削除