第1回補足資料・設計データとは？

LSIを設計する際の設計データには以下のものがあります。（レイアウト系はのぞく）

１．LSIレベルの回路記述


LSI全体を、回路記述と呼ばれる電子データで記述します。通常人間が読むことの出来るRTL記述、ゲートレベル記述で書かれています。

・RTL記述
回路の動作をフリップフロップなどのレジスタ間の信号の流れとそれに対する論理演算の組み合わせで抽象的に記述するもので、Verilog-HDL、VHDLなどのハードウエア記述言語で記述することが多いです。高速な論理シミュレーションができるので、論理検証には、このRTL記述を使用する場合が多いです。 
たとえば、DタイプフリップフロップをVerilog-HDLで記述すると
module DFF_BLOCK (CK, D, Q);
  input CK, D;
  output Q;
  reg Q;
  always@(posedge CK)
  Q <= D;
end module
これはCK、D、Qという端子を持ったDFFという名前のモジュールに関して、D（データ）とCK（クロック）の信号の流れの関係を記述したRTLです。 
CK入力の立ち上がりエッジでD入力を取り込み、出力Qが変化する、という記述になります。 

・ゲートレベル記述
RTL記述を論理構成ソフトウエアツールを使って論理素子（NANDやNOR、インバーター、フリップフロップなどのレベル）の結線情報に変換したものをゲートレベル記述といいます。レイアウト設計のための自動配置配線ツールへの入力データとなります。ネットリストと呼ばれることもあります。
上記のRTLを論理合成すると、Dフリップフロップが推定され、同じ機能を持つDフリップフロップ のセルとその結線を表すに置き換わります。
たとえば、
module DFF_BLOCK (CK, D, Q);
  input CK, D;
  output Q;
  DFF reg( .q(Q), .d(D), .ck(CK) );
end module
なお、DFFという名前のセルがセルライブラリーの中にあると仮定しています。また、論理設計の実務をやった経験がないので、あくまでもこのような感じ、と受け止めて頂ければと思います。
これらのWebページを参考に書きました。
（リンクさせて頂くことに問題ありましたら、ご連絡頂ければ幸いです）

２．テストベンチ


LSIレベルの回路記述の動作の妥当性を検証するために、一般的にはLSI記述の1階層上に仮想的なテスト回路基板の記述を作成して、論理シミュレーター上でそのテスト回路基板全体を動作させて、動作が正しいかどうかの検証を行います。これをテストベンチと呼んでいます。

テストベンチの構成は製品ごと、設計文化ごとに様々あると思いますが、マイコン系の製品では、CPUを動かすためのクロック供給回路、動作検証のためにCPUに処理させるプログラムを格納した、仮想的な外部ROM、外部RAM、そして必要なら周辺機能の端子を検証するための付加回路を搭載します。

LSI試作後のLSIテスター用テストベクタは、このテストベンチでの動作から、LSI端子の動作を抽出して作成します。

３．セルライブラリ


論理素子の動作を記述したライブラリです。通常は、同じ製品シリーズでは同じセルライブラリを使用します。

ここではレイアウト系のデータの説明は除いていますが、レイアウト系の設計データとしては、セルの配置配線データ、電気的結線情報、配線遅延情報、浮遊容量情報など様々な情報が設計データとしてできあがり、様々な検証に使われます。そして最終的に各層ごとのマスクパターンを作成してフォトマスクを作成することになります
登録: 投稿 (Atom)